1. Tujuan[kembali]
- Dapat memahami rangkaian Low Frequency Response - FET Amplifier
- Dapat membuat Rangkaian Low Frequency Response - FET Amplifier
2. Alat dan Bahan[kembali]
- Resistor, berfungsi sebaagai pembagi,pembatas, dan pengatur arus dalam suatu rangkaian
Cara pembacaan gelang resistor:
- Ground, berfungsi sebagai penghantar arus listrik langsung ke bumi
- Kapasitor, adalah komponen elektronika yang mempunyai kemampuan menyimpan elektron-elektron selama waktu yang tertentu atau komponen elektronika yang digunakan untuk menyimpan muatan listrik. Berikut contoh cara membaca kapasitor
Kode : 473Z
Nilai Kapasitor = 47 x 103
Nilai Kapasitor = 47 x 1000
Nilai Kapasitor = 47.000pF atau 47nF atau 0,047µF
Huruf dibelakang angka menandakan Toleransi dari Nilai Kapasitor tersebut, Berikut adalah daftar Nilai Toleransinya :
B = 0.10pF
C = 0.25pF
D = 0.5pF
E = 0.5%
F = 1%
G= 2%
H = 3%
J = 5%
K = 10%
M = 20%
Z = + 80% dan -20%
- Oscilloscope, berfungsi untuk mengukur frekuensi sinyal yang dapat berosilasi, membedakan arus ac dan juga arus dc dan sebuah komponen arus elektronika, dll
3. Dasar Teori dan Contoh Soal[kembali]
Analisis penguat FET di wilayah frekuensi rendah akan sangat mirip dengan penguat BJT dari Bagian 11.6. Ada lagi tiga kapasitor yang menjadi perhatian utama seperti yang muncul dalam jaringan Gambar 11.32: CG, CC, dan CS. Meskipun Gbr. 11.32 akan digunakan untuk menetapkan persamaan fundamental, prosedur dan kesimpulan dapat diterapkan untuk sebagian besar konfigurasi FET.
CG
Untuk kapasitor kopling antara sumber dan perangkat aktif, jaringan setara ac akan muncul seperti yang ditunjukkan pada Gambar. 11.33. Frekuensi cutoff yang ditentukan oleh CG akan menjadi
yang merupakan pasangan Persamaan. (11.26). Untuk jaringan Gambar 11.32,
Biasanya, RG Rsig, dan frekuensi cutoff yang lebih rendah akan ditentukan terutama oleh RG dan CG. Fakta bahwa RG sangat besar memungkinkan level CG yang relatif rendah sambil mempertahankan level frekuensi cutoff rendah untuk fLG.
CC
Untuk kapasitor kopling antara perangkat aktif dan beban jaringan Gambar. 11.34 akan dihasilkan, yang juga sama persis dengan Gambar. 11.19. Frekuensi cutoff yang dihasilkan adalah
Untuk jaringan Gambar 11.32
CS
Untuk CS kapasitor sumber, tingkat resistensi pentingnya didefinisikan oleh Gambar. 11.35. Frekuensi cutoff akan ditentukan oleh
Untuk Gambar 11.32, nilai Req yang dihasilkan:
yang untuk rd menjadi
CONTOH SOAL
1. (a) Tentukan frekuensi cutoff yang lebih rendah untuk jaringan Gambar 11.32 menggunakan parameter berikut:
(B) Sketsa respons frekuensi menggunakan plot Bode.
Solusi
(a) Analisis DC: Merencanakan kurva transfer lD = IDSS ( 1- V GS/ VP ) 2
Sejak fLS
quency untuk jaringan Gambar 11.32.
(B) Gain midband dari sistem ditentukan oleh
Menggunakan penguatan midband untuk menormalkan respons untuk jaringan Gambar 11.32 akan menghasilkan plot frekuensi Gambar. 11.36.
Gambar 11.36
Menggunakan PSpice Windows, jaringan akan muncul seperti yang ditunjukkan pada Gambar. 11.37, dengan parameter JFET Beta ditetapkan pada 0,5mA / V2 dan Vto pada -4 V (semua yang lain diatur ke nol) dan frekuensi bunga pada nilai midband 10 kHz. Level dc yang dihasilkan menegaskan bahwa VGS adalah -2 V dan menempatkan VD di 10.60 V, yang seharusnya berada tepat di tengah-tengah wilayah aktif linier sejak VGS = 1/2 (VD = -4 V) dan VDS =1/2 (VDD = 20 V). Level 0-V dengan jelas mengungkapkan bahwa kapasitor telah mengisolasi transistor untuk biasing dc. Respon ac menghasilkan level ac 2,993 mV melintasi beban untuk kenaikan 2,993, yang pada dasarnya sama dengan gain yang dihitung sebesar 3.
Kembali ke Analisis dan memilih Menjalankan Probe secara otomatis setelah simulasi diikuti oleh Setup-AC Sweep-Decade-Pts / Decade = 1000, Mulai Freq .: 10Hz, dan End Freq .: 10 kHz akan menyiapkan Simulasi-Trace-Add-Trace Expression: DB (V (RL: 1) /2.993mV) -OK, yang akan menghasilkan plot
2. Untuk op-amp yang memiliki laju perubahan tegangan SR = 2 V / μs, berapakah kenaikan tegangan loop tertutup maksimum yang dapat digunakan ketika sinyal input bervariasi 0,5 V dalam 10 μs?
Solusi :
Karena Vo= ACLVi, kita dapat menggunakan dari mana kita mendapatkan Setiap kenaikan tegangan loop tertutup yang besarnya lebih besar dari 40 akan mendorong output pada laju yang lebih besar daripada laju perubahan tegangan yang dimungkinkan, sehingga gain loop tertutup maksimum adalah 40.
Cara Kerja FET pada prinsipnya seperti kran air yang mengatur aliran air pada pipa. Elektron atau Hole akan mengalir dari Terminal Source (S) ke Terminal Drain (D). Arus pada Outputnya yaitu Arus Drain (ID) akan sama dengan Arus Inputnya yaitu Arus Source (IS). Prinsip kerja tersebut sama dengan prinsip kerja sebuah pipa air di rumah kita dengan asumsi tidak ada kebocoran pada pipa air kita.
Besarnya arus listrik tergantung pada tinggi rendahnya Tegangan yang diberikan pada Terminal Gerbangnya (GATE (G)). Fluktuasi Tegangan pada Terminal Gate (VG) akan menyebabkan perubahan pada arus listrik yang melalui saluran IS atau ID. Fluktuasi yang kecil dapat menyebabkan variasi yang cukup besar pada arus aliran pembawa muatan yang melalui FET tersebut. Dengan demikian terjadi penguatan Tegangan pada sebuah rangkaian Elektronika.
Junction FET atau sering disingkat dengan FET memiliki 2 tipe berdasarkan tipe bahan semikonduktor yang digunakan pada saluran atau kanalnya. FET tipe N-Channel (Kanal N) terbuat dari bahan Semikonduktor tipe N dan P-Channel (Kanal P) yang terbuat dari Semikonduktor tipe P.
5. Gambar Rangkaian[kembali]
6. Video Rangkaian[kembali]
7. Link Download[kembali]
Download materi disini
Download gambar disini
Download video disini
Download datasheet disini
Tidak ada komentar:
Posting Komentar